

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-093942
 (43)Date of publication of application : 29.03.2002

(51)Int.Cl.

H01L 23/12

(21)Application number : 2000-279089
 (22)Date of filing : 14.09.2000


(71)Applicant : NEC CORP
 (72)Inventor : KIMURA TAKEHIRO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To achieve the high-density packaging of a semiconductor device, and to improve the use efficiency of the area of a chip by preventing the design of the semiconductor device from being restricted, and by preventing the area of the semiconductor chip from being increased even if an external terminal is provided on both the upper and lower surfaces of the semiconductor device.

SOLUTION: On the surface of the active element of the semiconductor chip 2, an electrode 3 made of Al is formed, and is connected to a conductor 5a via a bump 4. One portion of the conductor 5a is connected to a soldering ball as an external terminal 7a, and the other is connected to a conductor 5b extended from the side to upper surface (back surface) of the chip. The partial region of the conductor 5b is set to an external terminal 7b. An insulator 6b is filled between the semiconductor chip 2 and conductor 5b, the side and upper surface of the semiconductor chip are covered with an insulator 6c, and the entire semiconductor 1 other than an external terminal formation region is covered with insulators 6a and 6d.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-93942

(P2002-93942A)

(43)公開日 平成14年3月29日 (2002.3.29)

(51) Int.Cl.
H 01 L 23/12

識別記号
501

F I
H 01 L 23/12

テ-マコ-ト (参考)

501B
501P
501S
501T

審査請求 未請求 請求項の数11 O.L (全 7 頁)

(21)出願番号 特願2000-279089(P2000-279089)

(22)出願日 平成12年9月14日 (2000.9.14)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 木村 雄大

東京都港区芝五丁目7番1号 日本電気株式会社内

(74)代理人 100096253


弁理士 尾身 祐助

(54)【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 半導体装置の上下両面に外部端子を設けても、半導体装置の設計に制約を与えることなく、半導体チップ面積の増加をもたらすことのないようにして、半導体装置の高密度実装の実現と、チップ面積の使用効率の向上を図る。

【解決手段】 半導体チップ2の能動素子面にはA1製の電極3が形成され、電極3はバンプ4を介して導体5aに接続されている。一部の導体5aには外部端子7aとして半田ボールが接続され、他の導体5aはチップの側面から上面(裏面)上に延びる導体5bに接続されている。導体5bの一部の領域は外部端子7bになされている。半導体チップ2と導体5aの間には絶縁体6bが充填され、半導体チップの側面と上面は絶縁体6cにより覆われ、半導体装置1の全体は外部端子形成領域を除いて絶縁体6a、6dに覆われている。



(図1)

1 半導体装置

5a, 5b 導体

2 半導体チップ

6a, 6b, 6c, 6d 絶縁体

3 電極

7a, 7b 外部端子

4 バンプ

【特許請求の範囲】

【請求項1】 半導体チップの第1の主面に半導体チップの金属電極に連なる配線を含む再配線層が形成され、前記第1の主面上の前記再配線層上に第1の外部端子が形成され、前記第1の主面の反対側の面である第2の主面上に前記再配線層に接続された第2の外部端子が形成されている半導体装置において、第2の外部端子はチップの側面に形成された側面配線を介して前記再配線層と接続され、かつ、前記側面配線の第1の主面側端部は“L”字状に曲げられその曲げられた部分が前記再配線層の前記第2の主面側の面と接触していることを特徴とする半導体装置。

【請求項2】 前記第1、第2の外部端子のうち少なくとも一方は導電性ボールにより構成されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 少なくとも一部の外部端子は、配線層上を覆う絶縁膜が選択的に除去された配線部分によって構成されていることを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記側面配線にも外部端子が形成されていることを特徴とする請求項1記載の半導体装置。

【請求項5】 一部の再配線層の一端は第1の外部端子に接続され、その他端は前記側面配線を介して第2の外部端子と接続されていることを特徴とする請求項1記載の半導体装置。

【請求項6】 半導体チップの第1の主面に半導体チップの金属電極に連なる配線を含む再配線層が形成され、前記第1の主面上の前記再配線層上に第1の外部端子が形成されている半導体装置において、前記半導体チップの側面には前記再配線層の一部に接続された側面配線が形成されており、該側面配線には外部端子が形成されていることを特徴とする半導体装置。

【請求項7】 (1) 第1の主面上に金属電極に連なる配線を含む再配線層が形成されているウェハを、前記再配線層の裏面が露出するように切断して溝を形成する工程と、(2) 切断により形成された溝に絶縁体を埋め込む工程と、(3) 埋め込まれた絶縁体の所定の箇所に前記再配線層の裏面を露出させるスルーホールを形成する工程と、(4) 一端が前記再配線層に接続された、前記スルーホールの内壁面を覆う側面配線と、一端が前記側面配線に接続された、ウェハの第2の主面上に延在する第2主面配線層とを形成する工程と、(5) 前記第(1)の工程における切断線に沿って切断を行い個々のチップに切り分ける工程と、を有することを特徴とする半導体装置の製造方法。

【請求項8】 前記第(4)の工程の後、前記第(5)の工程に先立って、外部端子形成領域上を除く前記第2主面配線上を覆い、かつ、前記スルーホール内を充填する絶縁体を形成する工程が付加されることを特徴とする請求項7記載の半導体装置の製造方法。

【請求項9】 前記第(1)の工程の切断がダイサーにより行われることを特徴とする請求項7記載の半導体装置の製造方法。

【請求項10】 前記第(3)の工程において、スルーホールがレーザ光を用いて開口されることを特徴とする請求項7記載の半導体装置の製造方法。

【請求項11】 前記第(4)の工程において、配線層がメッキ法により形成されることを特徴とする請求項7記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体装置およびその製造方法に関し、さらに詳しくは、半導体チップの上下両面に外部端子を有する半導体装置およびその製造方法に関するものである。

【0002】

【従来の技術】 近年、電子装置やシステムの小型化、高速化への要求は一段と高まってきており、これに応えるために実装技術面では、CSP(chip size package)からウェハ段階でパッケージングを行なうウェハレベルCSP技術が重要視されてきている。これとともにチップを積層してより高密度な実装を可能にする3次元実装技術が実現してきている。このような3次元実装を実現するためには、チップの表裏両面に外部端子を設けることが必要となる。

【0003】 図6は、ウェハレベルCSP技術により作製された、チップの表裏両面に外部端子を有する従来の半導体装置21(以下、第1の従来例という)の断面図である。図6に示すように、半導体チップ22の能動素子面にはA1などからなる電極23が形成されており、そのチップ表面はバンプ形成領域上を除いて絶縁体26bにより覆われている。一部の電極23はバンプ24を介して絶縁体26b上に形成された導体25aに接続されている。絶縁体26b上および導体25a上は、外部端子形成領域を除いて絶縁体26aにより覆われている。絶縁体26aの形成されていない領域には導体25aが露出しており、そこに外部端子27aが固定されている。電極23の一部は、基板を貫通して形成されたピアラグ20を介してチップ裏面に形成された導体25bと接続されている。半導体チップ上および導体25b上は、外部端子27bとなる領域を除いて絶縁体26cにより被覆されている。しかしこの第1の従来例では、ピアラグを形成するために半導体チップ22にスルーホールを開口する必要があり、そのスルーホールの開口位置によって素子配置や配線の引き回し制限を受けるため半導体装置の設計に制約を受けることがあった。また、スルーホールの面積分、半導体チップ面積が大きくなってしまうという問題点もあった。

【0004】 一方、特開2000-91496号公報には、チップ側面に形成された導電膜(接続部)を介して

チップ表・裏面に形成された配線を接続する技術が提案されている。図7は、同公報にて開示された半導体装置（以下、第2の従来例という）の断面図である。同図に示されるように、CSP30のシリコン基板31の上面に形成された配線32、33は、シリコン基板31の側面に形成された接続部34およびシリコン基板31の下面に形成された配線35を介して柱状電極36に接続されている。そして、CSP30は、配線基板37上に異方導電性接着剤38を介して搭載され、CSP30上にはペアチップ39が搭載される。

【0005】

【発明が解決しようとする課題】上述した第1の従来例は、設計の自由度が制約を受け、またスルーホールによってチップ面積が消費されることによりチップ面積が増大してしまうという問題点があった。一方、第2の従来例では、チップ表・裏面を接続する接続部34と配線35との接続部が配線35の側面のみに限定されているため、接続が不安定になったり接触抵抗が高くなったりする欠点がある。本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、設計の自由度を制約することなくかつチップ面積を増大させることなくチップ表・裏面間を接続することができるようになるとともに、チップ表・裏面間を低抵抗でかつ信頼性高く接続できることである。

【0006】

【課題を解決するための手段】上記の目的を達成するため、本発明によれば、半導体チップの第1の主面上に金属電極に連なる配線を含む再配線層が形成され、前記第1の主面上の前記再配線層上に第1の外部端子が形成され、前記第1の主面の反対側の面である第2の主面上に前記再配線層に接続された第2の外部端子が形成されている半導体装置において、第2の外部端子はチップの側面に形成された側面配線を介して前記再配線層と接続され、かつ、前記側面配線の第1の主面側端部は“L”字状に曲げられその曲げられた部分が前記再配線層の裏面と接触していることを特徴とする半導体装置、が提供される。

【0007】また、上記の目的を達成するため、本発明によれば、（1）第1の主面上に金属電極に連なる配線を含む再配線層が形成されているウェハを、前記再配線層の裏面が露出するように切断して溝を形成する工程と、（2）切断により形成された溝に絶縁体を埋め込む工程と、（3）埋め込まれた絶縁体の所定の箇所に前記再配線層の裏面を露出させるスルーホールを形成する工程と、（4）一端が前記再配線層に接続された前記スルーホールの内壁面を覆う側面配線と、一端が前記側面配線に接続された、ウェハの第2の主面上に延在する第2主面配線層とを形成する工程と、（5）前記第（1）の工程における切断線に沿って切断を行い個々のチップに切り分ける工程と、を有することを特徴とする半導体装

置の製造方法、が提供される。

【0008】そして、好ましくは、前記第（4）の工程の後、前記第（5）の工程に先立って、外部端子形成領域上を除く前記第2主面配線上を覆い、かつ、前記スルーホール内を充填する絶縁体を形成する工程が付加される。また、好ましくは、前記第（1）の工程の切断がダイサーにより行われる。さらに、好ましくは、前記第（3）の工程において、スルーホールがレーザ光を用いて開口される。また、一層好ましくは、前記第（4）の工程において、配線層がメッキ法により形成される。

【0009】

【発明の実施の形態】次に、図面を参照して本発明の実施の形態について実施例に即して説明する。図1は、本発明の第1の実施例の半導体装置1の断面図である。半導体チップ2にはシリコンを用い、寸法が $10 \times 10 \times t0.3$ mmである。そして半導体チップ2の能動素子面（下面）上には、 0.1×0.1 mmの寸法でA1製の電極3がチップの周辺に沿って300個配列されている。電極3は、バンプ4を介して導体5aに電気的に接続されている。一部の導体5aの先端部には外部端子7aが固着され、他の一部の導体は、チップ側面からチップ上面へ延びる導体5bへ接続されている。導体5bの一部の領域は外部端子7bとなっている。

【0010】バンプ4はAu、導体5a、導体5bはCuを用いて形成した。バンプ4の厚さは $50 \mu\text{m}$ 、導体5a、導体5bの膜厚は $20 \mu\text{m}$ とした。外部端子7aにはボール径 $250 \mu\text{m}$ のPbSn（鉛・スズ）半田を用いたが、他の半田や表面に導電性膜の形成された絶縁性球等を用いてもよい。また、外部端子7bのようになにもなくてもよい。また、半導体チップ2と導体5aの間には、図示の省略された、電極3上に開口を有するパッセーション膜と絶縁体6bとが形成されている。半導体チップの側面と上面は絶縁体6cによって被覆され、また、半導体装置1全体は、外部端子形成領域上に開口を有する絶縁体6a、6dにより被覆されている。絶縁体6a、6dは、ソルダーレジストで $50 \mu\text{m}$ 厚、絶縁体6cは、エポキシ樹脂でチップ上面での膜厚は $20 \mu\text{m}$ である。また、絶縁体6bは、ポリイミド等の低弾性樹脂により形成されている。これら絶縁体のうち6aと6dは必ずしも必要ではないが、信頼性上形成することが好ましい。

【0011】本発明の半導体装置の特徴は、半導体装置の上下両面に電極を有することと、そのための配線を半導体チップ側面に有することと、その側面配線（導体5b）と再配線層（導体5a）との接続が平面上の接触によって達成されていることである。このように電気的接続が平面的な接觸によって達成される配線が側面にあることにより、電気的な接続の信頼性を損ねることなく半導体チップは従来通り制約されることなく設計することができる。またさらに本実施例のように外部端子7aに

半田ボールを形成し、他の半導体装置の外部端子 7 b と接続することにより、この半導体装置は容易に何段でも重ねることができる。

【0012】図2～図4は、本発明の第1の実施例の製造方法を工程順に示す断面図である。まず、A1製の電極3を有し、電極3上に開口を有するパッシベーション膜である絶縁体6eによって覆われたウェハ8上に、スパッタ法によりバリアメタルとなるTi/TiNを堆積し、その上にAuを堆積してメッキ下地層4aを形成する〔図2(a)〕。次に、フォトリソグラフィ法により、半導体ウェハ上のパッシベーション膜(絶縁体6e)と同一パターンの開口を有するメッキレジスト膜12を形成する〔図2(b)〕。次に、電解メッキ法によりAuを50μm程度堆積してバンプ4を形成し、その後メッキレジスト膜12を剥離除去する〔図2(c)〕。

【0013】次に、そのバンプ4をマスクとして、不要なメッキ下地層3aをエッティング除去し、その後、全面に絶縁体6bを堆積する。なお、以降の表示では、メッキ下地層4aはバンプ4に含めて示し、絶縁体6eは絶縁体6bに含めて示すこととする〔図2(d)〕。次に、その絶縁体6bをCMP法によりバンプ4の表面が露出するまで研磨し平坦化する。さらにその上にメッキレジスト膜13を形成した後、メッキ活性化処理を行って全面に触媒層を形成し、メッキレジスト膜13上の触媒層のみを除去する。そして無電解メッキ法によりCuを20μm堆積して導体5aを形成する。以上により再配線層11が形成される〔図2(e)〕。次に、メッキレジスト膜13を剥離除去して、その全面にソルダーレジストを50μm堆積して絶縁体6aを形成し、その上にレジストマスク14をパターニングする〔図2(f)〕。

【0014】次に、レジストマスク14をマスクとして外部電極形成領域上の絶縁体6aをドライエッティングにより除去する〔図3(g)〕。なお、この絶縁体6aのエッティングの工程は、後の図4(l)の工程の際に用いるようにしてもよい。次に、これを半導体チップ2に切断するため溝9を形成する。切断深さは、再配線層11の導体5aの手前、完全に絶縁体6bがなくなるところでとした。切断にはダイシング装置を用い、その条件は、ブレード厚300μm、切断速度6.0mm/秒、回転数30000rpmとした。またこのとき平面方向の切断の位置決めには赤外線を用いた。赤外線はシリコンを透過する性質をもつため、半導体チップ表面のA1認識マーク(図示せず)を画像処理して読み取り、位置決めした。

【0015】切断の深さは、完全に絶縁体6bを無くし、かつ導体5aは残す深さにコントロールする必要がある。深さ方向の誤差として考えられるのは、ダイシング装置の深さ方向の機械的精度、ブレードの摩耗、部材

厚さばらつきである。装置の機械的精度は0.5μmである。またブレードの摩耗は何ラインか切断したら途中でオフセットをかけるようにすればキャンセルできる。部材厚のばらつきは、切断するのが導体5aの手前までなので、それより下側にある絶縁体6aの厚さばらつきだけを考慮すればよい。今回は絶縁体6aの1層のみであるため2μm程度に抑えられている。よってトータル2.5μm程度であり、これを見込んで切断を行っても導体5aが2.5μm程度深く研削されるだけなので問題はない。再配線層が多層となった場合は、研削を行ったり、導体5aの厚さを厚くする等の工夫が必要である〔図3(h)〕。

【0016】次に、切断されたウェハ8上面に適量のエポキシ樹脂を塗布しスキーングして溝9に埋め込み、ウェハ上面および溝9内に絶縁体6cを形成した。そして、150℃1時間の熱処理を行って絶縁体6cを硬化させる〔図3(i)〕。次に、埋め込まれた絶縁体6cの所定の箇所にスルーホール10を形成する。このスルーホール形成にはレーザを用いた。スルーホール10は絶縁体6cのみに形成し、導体5aを貫通してはならないが、絶縁体と導体では絶縁体の方が弱いレーザ出力で削ることが可能なため、レーザ照射条件の設定は容易である〔図3(j)〕。

【0017】次に、スパッタ法によりTi/TiNとCuからなるメッキ下地層を形成し、導体形成領域上に開口を有するメッキレジスト膜を形成した後、電解メッキによりCuを堆積して、スルーホール10内壁、底面および絶縁体6c上に導体5bを形成する。これにより、電極3、バンプ4、導体5a、導体5bは電気的に接続される。次に、メッキレジスト膜を除去し、露出したメッキ下地層をエッティング除去する〔図4(k)〕。次に、ソルダーレジストである絶縁体6dを形成し、選択的に開口して導体5bを露出して外部端子7bを形成する〔図4(l)〕。その後、外部端子7aを形成する。外部端子7aにはボール径250μmのPbSn(鉛・スズ)半田を用いたが、他の半田を用いてもよい。また外部端子7bのようになにもなくてもよい〔図4(m)〕。最後に、切断して半導体装置1を得る。切断にはダイシング装置を用いた。ダイシング条件は、ブレード厚50μm、切断速度6.0mm/秒、回転数30000rpmとした〔図4(n)〕。

【0018】図5は、本発明の第2の実施例の半導体装置1の断面図である。図5において図1に示した実施例の部分と同等の部分には、同じ参照番号が付せられているので重複する説明は省略する。本実施例においては、半導体装置1の側面の導体5bに外部電極7cを設けたものである。これによりさらなる高密度実装が可能となる。また、この半導体装置1の製造方法は、図1の半導体装置1の製造方法と同じであり、図4(n)に示す切断工程が完了した後、レーザ等により絶縁体6dの一部

を除去して外部電極 7 c を設けることにより得られる。

【0019】以上述べたように本発明の半導体装置の製造方法の特徴は、ウェハ状態で再配線を行った後、側面の配線を形成するために、一度切断する〔図3(h)〕にもかかわらずウェハー括処理できる点にある。ウェハを切断しても再配線層が半導体チップを支持しているため、各工程での位置決めが容易である。また一括処理のため工数も低減できる。

【0020】以上、本発明の好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱することのない範囲内において適宜の変更が可能なものである。例えば、バンプの形成方法を電解メッキ法で行ったが、ボンディング法、蒸着法あるいは転写法で形成してもよい。また、実施例では、同一の導体 5 b 上に外部端子 7 b と 7 c を形成していたが、外部端子 7 c の形成された導体 5 b には他の外部端子を形成しないようにしてもよい。また、実施例では、すべての外部端子は半導体チップの電極 3 と接続されているが、必要に応じて電極に接続されずに、導体 5 a、5 b により相互に接続された外部端子を設けてよい。

【0021】

【発明の効果】以上説明したように、本発明の半導体装置は、半導体装置の上下両面に外部端子を配し、そのための側面配線の再配線層との接続部を平面的な接触により実現したものであるので、電気的な接続の信頼性を損ねることなく、チップ面積の有効利用を図るとともに半導体チップの設計の自由度を確保することができる。また、本発明の半導体装置の製造方法は、再配線層を切断することなくウェハを切断するようにしたものであるので、ウェハを切断してもウェハ状態を維持したまま、ウェハー括処理でチップ側面の配線の形成と外部端子を形成を行うことができ、製造時のハンドリングが容易となり、また各工程での位置決めも容易となって、その結果製造工数の低減を図ることができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施例の半導体装置の断面

図。

【図2】 本発明の第1の実施例の半導体装置の製造方法を示す工程順の断面図（その1）。

【図3】 本発明の第1の実施例の半導体装置の製造方法を示す工程順の断面図（その2）。

【図4】 本発明の第1の実施例の半導体装置の製造方法を示す工程順の断面図（その3）。

【図5】 本発明の第2の実施例の半導体装置の断面図。


【図6】 第1の従来例の半導体装置の断面図。

【図7】 第2の従来例の半導体装置の断面図。

【符号の説明】

- 1、21 半導体装置
- 2、22 半導体チップ
- 3、23 電極
- 4、24 バンプ
- 4a メッキ下地層
- 5a、5b、25a、25b 導体
- 6a、6b、6c、6d、6e、26a、26b、26c 絶縁体
- 7a、7b、7c、27a、27b 外部端子
- 8 ウェハ
- 9 溝
- 10 スルーホール
- 11 再配線層
- 12、13 メッキレジスト膜
- 14 レジストマスク
- 20 ピアプラグ
- 30 C S P
- 31 シリコン基板
- 32、33、35 配線
- 34 接続部
- 36 柱状電極
- 37 配線基板
- 38 異方導電性接着剤
- 39 ベアチップ

【図 1】




(図1)

1 半導体装置
2 半導体チップ
3 電極
4 パンプ

5a, 5b 導体
6a, 6b, 6c, 6d 絶縁体
7a, 7b 外部端子

【図 2】




4a メッキ下地層
6e 絶縁体
8 ウエハ

11 再配線層
12, 13 メッキレジスト層
14 レジストマスク


(図2)

【図 3】




(図3)

9 ブレ
10 スリーホール



(図4)


【図 5】



7c 外部端子

(図5)

【図 6】




(図6)

20 ピアブリグ
21 半導体装置
22 半導体チップ
23 電極

24 パンプ
25a, 25b 導体
26a, 26b, 26c 絶縁体
27a, 27b 外部端子

【図 7】



30 CSP
31 シリコン基板
32, 33, 35 配線
34 接続部

36 柱状電極
37 配線基板
38 異方導電性接着剤
39 ベアチップ

(図7)